TSMC, 인텔 ‘EMIB’ 맞서 차세대 AI 칩 패키징 개발 착수

세계 최대 반도체 파운드리 업체인 TSMC가 인텔의 차세대 패키징 기술에 맞서 새로운 기술 개발에 착수했다. 이번 프로젝트는 AI 칩 수요 증가에 대응하기 위한 것으로, 특히 대형 고객사들의 관심을 끌고 있는 인텔의 EMIB(Embedded Multi-die Interconnect Bridge) 기술에 대한 대응책으로 해석된다. 이를 통해 TSMC는 고객 이탈을 방지하고, 현재의 CoWoS(Chip-on-Wafer-on-Substrate) 생산 병목 문제를 해결하고자 하는 의도를 보이고 있다.

새로운 패키징 기술의 필요성

AI 기술의 발전과 함께 다양한 산업에서 AI 칩의 수요는 폭발적으로 증가하고 있다. 이 과정에서 TSMC는 엔비디아와 구글 등 주요 고객사의 요구에 발맞추기 위해 현재 CoWoS 패키징 기술을 사용하고 있지만, 이러한 기술에는 생산 능력의 한계가 있다. CoWoS는 여러 개의 반도체 칩과 고대역폭 메모리(HBM)를 하나의 패키지로 결합하여 초고속 연결을 가능하게 하는 기술로, AI 칩의 성능을 극대화하는 데 중요한 역할을 한다. 그러나 AI 칩의 수요가 급증하면서 TSMC는 생산 능력의 한계를 느끼고 있으며, 이를 개선하기 위한 노력이 절실한 상황이다.

TSMC는 이번 프로젝트에 '유사 EMIB(EMIB-Like)'라는 이름을 붙였으며, 대만의 킨서스 인터커넥트 테크놀로지와 협력하여 새로운 패키징 구조를 개발하는 데 주력하고 있다. 킨서스는 고성능 칩을 위한 기판과 실리콘 브리지 구조를 설계 및 제조하는 역할을 맡아, TSMC의 새로운 패키징 기술을 지원할 예정이다.

인텔의 EMIB 기술과 TSMC의 대응

인텔의 EMIB 기술은 패키지 전체에 실리콘 인터포저를 사용하는 대신, 필요한 부분에만 작은 실리콘 브리지를 삽입함으로써 효율적인 멀티칩 설계를 가능하게 한다. 이러한 구조는 대형 AI 프로세서를 제작하는 데 유리하다는 평가를 받고 있으며, 엔비디아는 차세대 AI 프로세서에 EMIB 기술을 적용할 가능성을 검토하고 있는 상황이다.

TSMC는 고객들이 인텔의 EMIB 기술을 검토하고 있는 것을 감지하고, 이에 대한 대처 방안을 마련하기 위해 발 빠르게 움직이고 있다. 고객들이 인텔과의 기술적 신뢰를 쌓게 되면, 향후 파운드리 사업에서도 경쟁이 치열해질 수 있다는 점에서 TSMC는 이번 프로젝트에 더욱 심혈을 기울이고 있다. TSMC의 새로운 패키징 기술은 기존 CoWoS의 용량 한계를 보완할 뿐만 아니라, 더 큰 AI 칩 패키지를 구현할 수 있는 가능성을 가지고 있다.

향후 전망

TSMC의 차세대 패키징 기술 개발은 AI 산업의 발전에 중요한 이정표가 될 것으로 기대된다. 새로운 구조의 패키징 기술은 AI 칩의 성능을 극대화하고, 고객들에게 다양한 선택지를 제공함으로써 시장에서의 경쟁력을 강화할 수 있는 기회를 제공할 것이다. 하지만 현재 이 프로젝트는 초기 단계에 있으며, 상용화 시점은 아직 확정되지 않았기 때문에 앞으로의 진행 상황을 주의 깊게 지켜봐야 할 때이다. TSMC가 EMIB에 맞서는 새로운 기술을 성공적으로 개발할 경우, AI 칩 시장에서의 입지 강화는 물론, 고객들의 신뢰를 더욱 높이는 계기가 될 것으로 보인다.